業界及學界科專計畫
(1) 與世芯共同執行企業產學合作計畫
高速串列資料傳輸介面電路
─世芯電子：2016/07-2017/06
(2) 未來世代內嵌式SRAM 與 STT-MRAM設計技術3年計畫
STT-MRAM設計技術計畫
─經濟部：2010/07-2013/06
(3) UMC 90nm合作計畫
聯電中央大學合作計畫 - 90nm製程積體電路設計與研發
─聯電 : 2006/10-2008/10
(4) 思源科技計劃
類比積體電路基本模組單元之建立(3/3)
─思源科技 : 2006-2007
類比積體電路基本模組單元之建立(2/3)
─思源科技 : 2005-2006
類比積體電路基本模組單元之建立(1/3)
─思源科技 : 2004-2005
(5) 亞聚科技計畫
應用在PCI-EXPRESS之2.5GB/s資料回復電路
─亞聚科技 : 2005/11-2006/10
(6)
追星計畫
晶片系統傳輸鏈之電路系統設計與驗證平台
─經濟部 : 2005/3-2008/2
(7) 智原科技計畫
0.09μm製程的鎖相迴路之分析與設計
─智原科技 : 2004
(8) 富晶計畫
鎖相迴路晶片之設計與相關應用之研究
─富晶半導體股份有限公司 : 2003
國科會歷年度專題計畫
112年度 寬資料範圍高速傳輸線之自適應關鍵技術
109年度 56/28 Gb/s雙模式高速串列收發器之關鍵技術設計與實現
108年度 適用於四階脈波振幅調變資料之高速串列連結關鍵技術設計與實現(I)
107年度 應用於高速串列連結之電磁干擾抑制和訊號完整性確保技術設計與實現
(3/3)
106年度 應用於高速串列連結之電磁干擾抑制和訊號完整性確保技術設計與實現
(2/3)
105年度 應用於高速串列連結之電磁干擾抑制和訊號完整性確保技術設計與實現
(1/3)
104年度 應用於智慧生活與照護之節能感測網路─
子計畫六：應用於無線感測網路之智慧電源與時脈管理設計(3/3)
103年度 時脈電路的新關鍵技術及應用(3/3)
103年度 應用於智慧生活與照護之節能感測網路─
子計畫六：應用於無線感測網路之智慧電源與時脈管理設計(2/3)
102年度 時脈電路的新關鍵技術及應用(2/3)
102年度 應用於智慧生活與照護之節能感測網路─
子計畫六：應用於無線感測網路之智慧電源與時脈管理設計(1/3)
101年度 時脈電路的新關鍵技術及應用(1/3)
100年度 應用於三維積體電路之晶粒間介面技術
99年度 結合製程變異考量之類比電路設計與自動化技術
98年度 應用於Serial-ATAⅢ 6Gbps傳輸鍵結之實體層設計及內建測試(3/3)
97年度 應用於Serial-ATAⅢ 6Gbps傳輸鍵結之實體層設計及內建測試(2/3)
96年度 高速有線通訊矽智財之設計與內建自我測試(3/3)
96年度 應用於Serial-ATAⅢ 6Gbps傳輸鍵結之實體層設計及內建測試(1/3)
95年度 高溫超導故障電流效能及防護模組之研究
95年度 高速有線通訊矽智財之設計與內建自我測試(2/3)
94年度 應用在PCI-EXPRESS之2.5GB/s資料回復電路
94年度 高速有線通訊矽智財之設計與內建自我測試(1/3)
93年度 10ps解析度內建自我測試GHz鎖相迴路設計(2/2)
93年度 奈米級SoC電路之關鍵設計與分析技術─
子計畫三：奈米級SoC之同步時脈電路設計與抖動量測(I)
92年度 具寬頻操作且快速鎖定之新型延遲鎖定迴路設計
92年度 10ps解析度內建自我測試GHz鎖相迴路設計(1/2)
91年度 低電壓低功率之GHz鎖相迴路電路IP製作及內建測試電路設計
90年度 低功率高輸出驅動力之GHz半數位式鎖相迴路電路之設計與實現
89年度 低功率互補式金氧半呼叫器中頻鑑頻器晶片設計 GHz
88年度 高性能混合訊號積體電路與系統之設計與研製(III)─
子計畫四：低電壓低功率數位積體電路設計合成及其應用(III)
87年度 高性能混合訊號積體電路與系統之設計與研製（二）─
子計畫四：低電壓低功率數位積體電路設計合成及其應用（二）
86年度 高性能混合訊號積體電路與系統之設計與研製﹝一﹞─
子計畫四：低電壓低功率數位積體電路設計合成
及其於基頻數位濾波器設計應用
85年度 類比數位混合式積體電路及系統之創新研究,晶方研製及應用研究[5/5]
子計畫三:低功率高速乘法器之設計及其應用
84年度 複合式專家系統及其積體電路之研究
83年度 複合式專家系統及其積體電路之研究